5cm Zynq基板製作記　パターンの仕上げとDRC

5cm角Zynq基板の配線が、ようやく100%になりました。

DDR、PS、PL、電源など、多数の信号を5cm角の中へ収めることができました。しかし、配線率が100%になっても、基板設計はまだ完成ではありません。

ここからDRC（Design Rule Check）を実行し、ベタ面や電源配線を整え、JLCPCBへ提出する製造データを作成します。

すべての配線が完了

まず、基板上に残っていた未配線をすべて接続し、配線率が100%になりました。

途中では、部品の交換やコネクタの変更などもありましたが、なんとかすべての信号を基板内へ収められました。

配線率が100%になると、ひとまず大きな山を越えた感覚があります。

ただし、配線がすべて接続されていることと、製造可能な基板になっていることは別です。最後に基板全体を確認し、製造ルールに違反している場所がないか調べる必要があります。

DRCを実行すると約100件の指摘

配線完了後に、KiCadのDRCを実行しました。

自分では問題なく配線したつもりでも、実際にチェックすると多くの指摘が出てきます。今回は最初の確認で、100件前後のエラーや警告が表示されました。

配線の途中で部品を移動したり、既存のパターンを修正したりすると、それまで問題のなかった場所がデザインルールに抵触することがあります。

特に今回の基板は部品と配線が密集しています。そのため、わずかな移動によって、配線間隔やパッド周辺のクリアランスが不足する場所が発生していました。

DRCの指摘を一つずつ確認する

DRCに表示された項目を上から順番に確認し、一つずつ修正していきました。

主に確認するのは、次のような項目です。

• 配線間のクリアランス
• 配線とパッドの間隔
• ビア周辺のクリアランス
• 基板外形との距離
• 未接続の信号
• 配線幅の違反
• ベタ面と信号の接続状態
• フットプリント内部のパッド配置
• シルクとパッドの重なり

エラー箇所を拡大し、問題のある配線や部品を少しずつ調整します。

密集した場所が多いため、一つ直すことで別の場所がエラーになることもあります。修正とDRCを繰り返しながら、指摘を減らしていきました。

修正が必要なエラーと許容できる警告

DRCに表示される項目が、すべて実際の設計ミスとは限りません。

自作したフットプリントや、KiCadの標準的な条件と完全には一致していない部品では、意図した設計でも警告が出る場合があります。

そのため、表示された項目を単純に無視するのではなく、内容を一つずつ確認する必要があります。

確認した結果、問題がないと判断できるものについては、理由を把握したうえで許容します。クリアランス不足や未接続など、製造や動作に影響するものは修正します。

重要なのは、DRCの表示件数を機械的にゼロにすることではありません。残っている項目がなぜ発生しており、本当に問題がないのか説明できる状態にすることだと思います。

電源配線を再確認

DRCの修正後、電源配線も改めて確認しました。

電源ラインは、信号線よりも太い配線を使用しています。特に電流が多く流れる可能性がある部分では、配線幅が不足しないように注意しました。

確認した主な項目は、次のとおりです。

• 電源配線の幅
• 電源ICから負荷までの経路
• 配線の長さと迂回
• ビアの数と配置
• 電源・GNDベタとの接続
• 細くなっている部分がないか
• サーマル接続の状態

配線全体が完成した後に確認すると、途中では見えにくかった細い部分や遠回りしている経路を見つけやすくなります。

GNDと電源のベタ面を設定

次に、GNDや電源のベタ面を設定しました。

ベタ面を再計算すると、部品や配線の間に銅箔が入り、実際の基板に近い状態を確認できます。

この段階では、次の点に注意します。

• GNDベタが途中で分断されていないか
• 細く孤立した銅箔ができていないか
• GNDの戻り電流経路が確保されているか
• 電源ベタの接続先が正しいか
• 不要な銅箔領域が残っていないか
• サーマルリリーフが適切か

ベタ面を設定した後は、もう一度DRCを実行します。

配線だけの状態では問題がなくても、ベタ面を追加することで新しいクリアランス違反や未接続が見つかる場合があるためです。

JLCPCB向けの製造データを出力

基板全体の確認が終わったら、JLCPCBへ提出する製造データを出力します。

今回は、KiCadからJLCPCB向けのファイルをまとめて生成できるツールを使用しました。ボタン操作で、ガーバーデータやドリルデータなど、発注に必要なファイルを作成できます。

部品実装も依頼する場合は、基板製造データに加えて、BOMや部品配置データなども必要になります。

必要なデータをまとめて出力できるため、ファイルを一つずつ設定して作成するよりも楽になりました。

ただし、自動生成されたデータだからといって、そのまま正しいとは限りません。JLCPCBへアップロードした後も、ガーバービューアなどで次の項目を確認します。

• 基板外形
• 銅箔パターン
• 穴位置と穴径
• レジスト開口
• シルク印刷
• 基板の層数と積層条件
• 部品の向きと配置
• 製造データの欠落

最初の難関を越えて一息

製造用ファイルの作成まで終わり、ようやく一息つくことができました。

5cm角の基板内にZynq、DDR3L、eMMC、QSPI、USB、Ethernet、HDMIなどを配置し、すべての配線を完了させるのは、想像していた以上に大変でした。

配線率が100%になった後にも、約100件のDRC指摘を確認し、電源配線やベタ面を整える作業が残っていました。

それでも、JLCPCBへ提出できる形までデータを仕上げたことで、最初の大きな難関を越えた感覚があります。

まとめ

5cm角Zynq基板の配線が100%になり、仕上げとしてDRCを実行しました。

最初は約100件の指摘が出ましたが、部品移動によって発生したクリアランス違反などを一つずつ確認し、修正しました。

一方、自作フットプリントなどに起因する警告については、内容を確認したうえで問題のないものを判断しています。

その後、電源配線の幅や経路を再確認し、GND・電源のベタ面を設定しました。最後にもう一度DRCを実行し、JLCPCB向けのガーバーやドリルデータなどを出力しました。

配線率100%は設計完了ではなく、製造可能なデータへ仕上げるためのスタート地点です。

製造データの作成まで終わり、5cm Zynq基板製作の最初の大きな山を、なんとか越えることができました。

English Summary

Routing of the 5 cm Zynq board finally reached 100%, but completing every connection did not mean that the PCB was ready for manufacturing.

The next step was a full design rule check. Approximately 100 errors and warnings were initially reported, including clearance issues introduced when components and traces had been moved during routing.

Each item was reviewed individually. Actual routing and clearance problems were corrected, while warnings related to intentional footprint structures were accepted only after confirming that they were safe.

The power routing was then reviewed with particular attention to trace width, current paths, narrow sections, and via placement. Ground and power copper zones were filled, followed by another DRC because zone filling can reveal additional connectivity or clearance problems.

Finally, the Gerber, drill, and other manufacturing files required by JLCPCB were generated using a dedicated KiCad output tool. The exported files still need to be inspected with a Gerber viewer before ordering.

Reaching 100% routing was an important milestone, but DRC, copper-zone verification, power review, and manufacturing-data inspection were essential parts of finishing the PCB.