仕様変更＋タイミングトラブル編：生成AIでも解決できなかった最後の壁
FPGA Timing Failure After Spec Change: Where AI Couldn’t Fix It
■ English Sammary
During final delivery, a specification mismatch was discovered in the pulse generation logic: instead of independent timing per channel, the implementation used a shared reference point. This required a significant design change.
The modification was largely handled by AI, which successfully generated logically correct HDL. However, the design failed to meet timing constraints, resulting in timing violations that AI could not resolve despite multiple attempts.
The issue was ultimately fixed by applying a classic hardware design technique—splitting counters to reduce timing dependencies and improve path delays.
This experience highlights a key limitation of AI-assisted FPGA design: while AI excels at structural and logical changes, timing closure remains a domain where human experience and hardware intuition are still essential.
いよいよ納品日となり、現地での動作確認を行いました。
そこで指摘されたのが、
👉 パルスの生成方法が仕様と異なっている
という点です。
■ 発生した問題（仕様ミス）
今回の設計では、
- 各パルスの基準点を共通化した構造
になっていました。
しかし実際の要求は、
👉 各チャンネルが独立した基準で動作すること
でした。
つまり、
- 設計：共通基準
- 要求：完全独立
👉 完全な認識ズレ（仕様ミス）
です。
■ 対応：生成AIに任せる
今回の変更はそこそこ規模が大きく、
- カウンタ構造変更
- タイミング制御の見直し
が必要でした。
そこで、
👉 生成AIに修正を任せる
という判断をしました。
■ 途中までは順調
生成AIはかなり優秀で、
- 論理的には正しいコード
- 構造的にも問題なさそう
👉 一見、完全に修正完了
という状態まで持っていきました。
■ しかし最後に止まる
ここで問題発生。
👉 タイミングエラー（Timing Violation）
論理的には正しいのに、
- クロック周波数に対して
- パスが間に合わない
という状態です。
■ AIの限界が見えた瞬間
生成AIは、
- ロジック修正
- 構造変更
はかなり強いのですが、
👉 タイミング収束（Timing Closure）には弱い
今回も、
- 修正 → エラー → 再修正
を繰り返しましたが、
👉 最終的に解決できず停止
■ 最終解決：経験ベースの設計
ここで取った対応はシンプルです。
👉 カウンタを分割する
具体的には：
- グローバルな依存を減らす
- 各パルス生成をローカル化
これによって、
👉 タイミングが収束
無事に動作するようになりました。
■ なぜこれが効いたのか
この手法は、
- 論理的な正しさではなく
- 物理的な遅延（配線・FF間距離）を考慮した設計
です。
つまり、
👉 人間の経験に依存する領域
■ まとめ
今回のポイントはこれです：
- 仕様ミスは普通に起きる
- 生成AIは大規模修正に強い
- しかしタイミング問題は別次元
- 最後は設計経験が効く
■ 一言
生成AIはかなり強力ですが、
👉 「全部任せればOK」ではない
特にFPGAでは、
- タイミング
- 配置
- 物理制約
👉 このあたりはまだ人間の領域です。
今回の経験としては、
👉 AI＋人間のハイブリッドが最強
という結論でした。
FPGAインフォメーションのホームページはこちらです。
