5SQ Zynq基板――電源投入とZynq認識 | 有限会社 FPGAインフォメーション

BLOG & INFO

5SQ Zynq基板――電源投入とZynq認識

JLCPCBへ発注してから待つこと2週間弱。5SQ Zynq基板のRevBが届きました。

RevBでは、RevAで見つかったDDR電源回路などの問題を修正しています。製造前にはGPT-6 Astraを使って回路図やフットプリントを確認しました。

それでも、新しい基板へ初めて電源を入れる瞬間は緊張します。以前、基板から煙が出た経験もあるため、何度やっても初回の電源投入には勇気が必要です。

今回は、5V入力から各電源電圧を確認し、FTDIのEEPROMを書き込んだ後、VivadoからZynqを認識できるところまで確認しました。

RevBへ初めて5Vを供給する

RevAでは、すでにある程度まで電源が入ることを確認していました。今回は、そのRevAで見つかった問題を修正したRevBです。

まったく新しい回路へ初めて電源を入れる場合と比べれば、多少の安心材料はあります。それでも、修正によって別の問題が発生している可能性はあります。

まず、USBから基板へ5Vを供給しました。

基板上には5V入力を示す赤色LEDを実装しています。USBを接続すると、このLEDは問題なく点灯しました。

ここでは、まだ「基板が正常に動いた」とは判断できません。赤色LEDが点灯したことで確認できるのは、少なくとも5V入力が基板まで届いていることです。

パターン図を見ながら各電源電圧を測定

5V入力を確認した後、テスターで基板上の各電源電圧を測定しました。

今回の基板には専用のテストポイントを十分に設けていません。そのため、KiCadのパターン図を見ながら、測定可能なパッドや部品端子を探して確認しました。

測定したのは、主に次の電源です。

  • 1.0V
  • 1.8V
  • 3.3V
  • DDR用の1.35V
  • DDR用電源の半分に相当する電圧

これらは、すべて想定どおりの電圧になっていました。

特に確認したかったのはDDR周辺です。RevAではDDR用電源回路に問題があり、DDRを動かせない状態でした。RevBではその部分を修正しているため、DDR関連の電圧が正しく出ていることは重要な確認項目です。

今回の測定では、DDR用の1.35Vと、その半分に相当する電圧を含め、確認した電源はすべて問題ありませんでした。

FTDIがUSBで認識することを確認

各電源が正常だったため、次にFTDI部分を確認しました。

この基板では、USB接続したFTDIデバイスをJTAGなどに使用します。まずPCへUSB接続し、FTDIのチップがデバイスとして認識されることを確認しました。

FTDIデバイスは、基本的なUSB回路や電源に問題がなければ、接続した段階で認識されます。

今回も問題なく認識されたため、既に用意してあるEEPROM書き込みプログラムを使って、FTDIのEEPROMへ設定を書き込みました。

この書き込みプログラムは以前の開発で作成済みです。そのため、今回は新たにツールを作る必要はなく、既存の手順をそのまま利用できました。

VivadoからZynqを認識できた

FTDIの設定後、VivadoのHardware Managerを使ってJTAG接続を確認しました。

この確認も、普段から行っている手順です。USBとJTAGを正しく接続し、Vivadoからハードウェアターゲットを開きます。

今回はZynqデバイスが正常に認識されました。これにより、少なくとも次の段階までは確認できたと判断しました。

  • 5V入力が基板へ供給されている
  • 基板上の主要電源が動作している
  • FTDIがUSBデバイスとして認識される
  • FTDIのEEPROMへ設定を書き込める
  • JTAG経由でZynqを認識できる

ZynqにはARMプロセッサを含むPS部と、FPGAに相当するPL部があります。今回の確認では、開発ツールからZynqへ接続できるところまで進みました。

ただし、これは基板上のすべての機能が動作したという意味ではありません。DDR、USB、Ethernet、UART、eMMC、QSPI、PL側の入出力などは、これから個別に確認する必要があります。

最近は専用ケーブルではなくFTDIを使っている

以前は、Xilinxの専用JTAGケーブルを使うことが多かったのですが、最近の自分の基板ではUSBとFTDIを組み合わせた回路をよく使っています。

FTDIを利用する構成が公開され、Vivadoで使用するための情報も資料に記載されているため、自作基板へ組み込みやすくなりました。

専用ケーブルを基板の外から接続する方法もありますが、FTDIを基板へ搭載しておけば、USBケーブルだけで接続できる構成にできます。

今回の5SQ Zynq基板でも、USB接続からFTDI、JTAG、Zynq認識まで進められました。

具体的なFTDI回路やEEPROM設定については、別の記事でまとめてもよいと思っています。

GPT-6 Astraの確認と、実機での確認は別

RevBの設計では、GPT-6 Astraを使って回路図、部品、フットプリントなどを確認しました。

このレビューによって、RevAで見つかった問題を修正し、製造前の確認量も増やせました。

ただし、GPT-6 Astraが回路図を確認したことと、実際の基板が正常に動くことは別です。

今回、実機で行った電源投入、テスターによる電圧測定、FTDIのEEPROM書き込み、VivadoからのZynq認識確認は、すべて人間が実施して結果を判断しています。

AIによる設計レビューが役に立っても、最初の電源投入では段階的な確認が必要です。特に電源回路は、問題があれば部品や基板を破損する可能性があります。

今回は、

「5Vを供給する → 各電源を測る → FTDIを確認する → Zynqへ接続する」

という順番で確認しました。

RevBは燃えずに立ち上がった

今回のRevBは、電源トラブルを起こすことなく立ち上がりました。

5V確認用LEDが点灯し、主要な電源電圧も正常でした。FTDIもUSBで認識され、EEPROMへの設定書き込みを完了しました。最後にVivadoからZynqを認識できたため、電源とJTAG接続の確認までは無事に完了です。

以前に基板を燃やした経験があるため、最初の電源投入は今でも緊張します。今回は煙が出ることもなく、素直にZynq認識まで進められたので、ひとまず安心しました。

ただし、現時点で確認できたのは、まだ電源投入とZynq認識までです。

DDRを含む各周辺回路の動作確認は、これから進めます。次回以降の記事では、実際にプログラムを書き込み、RevBの各機能を確認していきます。

English Summary

After waiting for nearly two weeks, I received the RevB version of my 5SQ Zynq board from JLCPCB.

Powering a new PCB for the first time is always stressful, especially because I have experienced a board producing smoke in the past. Although RevB was based on the partially tested RevA design, I still checked it step by step.

First, I supplied 5V through USB and confirmed that the red 5V indicator LED turned on. I then used a multimeter and the KiCad PCB layout to check the main power rails, including 1.0V, 1.8V, 3.3V, the 1.35V DDR rail, and the DDR-related half-voltage rail. All measured rails were correct.

Next, I confirmed that the onboard FTDI device was recognized over USB and programmed its EEPROM using an existing utility. Finally, I connected to the board through Vivado Hardware Manager and confirmed that the Zynq device was detected over JTAG.

GPT-6 Astra had assisted with the RevB schematic and footprint review before manufacturing. However, the actual power-up procedure, voltage measurements, FTDI programming, and final engineering decisions were performed by me.

At this stage, the power system and Zynq JTAG connection have passed the initial checks. Functional testing of DDR and the other peripherals will follow in subsequent articles.

プライバシーポリシー / 特定商取引法に基づく表記 / 利用規約

Copyright © 2026 有限会社FPGAインフォメーション All Rights Reserved.

CLOSE