この秋、FPGA開発の進め方が変わった――FPGAの設計と自動デバッグ

前回は、生成AIを使った回路図と基板レイアウトについて書きました。今回は、FPGA内部の設計とデバッグです。

8月までも、生成AIは十分に役立っていました。それが10月に入ってから、もう一段変わったと感じています。

大きかったのは、コードを書いてもらった後の作業です。エラーを調べ、修正し、もう一度実行する。その繰り返しまで、AIが進めてくれるようになりました。

コードを貼り付けるだけでも、十分に速かった

8月ごろまでの私の使い方は、生成AIにRTLを書いてもらい、それを開発ツールへコピーして動かす、というものでした。

RTLは、FPGA内部の回路の動作を記述するコードです。必要な処理を説明すると、そのコードを作ってくれます。

これだけでも、作業によっては体感で10倍以上速くなりました。

特に助かったのが、シミュレーションで使うテストベクターです。回路の動作を確かめるための入力パターンを、短時間で用意してもらえます。

自分で一つずつ書いていた部分が、かなり早く進む。それだけで、すごいことだと思っていました。

ただ、実行してエラーが出たら、そのメッセージをコピーしてAIに渡し、修正版をまたツールへ貼り付ける必要がありました。

コードを書く時間は短くなっても、その間をつなぐ作業は自分が担当していたわけです。

AMD Rossを使い始めて、流れが変わった

私が10月初めに使い始めたのが、AMD Rossです。

正式には「AMD Ross Agentic AI Assistant」という名前で、MCPによる開発ツールとの接続や、AMDの技術文書を検索するナレッジベースなどを組み合わせた仕組みです。

最初は、これまでのコード生成と大きくは変わらないのでは、と思っていました。

ところが、自分の生成AIの開発環境に組み込んでみると、進め方がかなり変わりました。

設計を実行すると、やはりエラーは出ます。ただ、その後に、AIが自分でエラーを調べて修正し、再実行するところまで進めてくれます。

以前は私が繰り返していた、エラーメッセージと修正版の受け渡しが、大きく減りました。

専門資料を調べながら、修正を進めてくれる

ここで効いていると感じるのが、ツールとの接続と、メーカーの技術情報です。

MCPは、AIが外部ツールを利用するための接続の仕組みです。AMD Rossでは、それに加えて、技術文書を検索できるナレッジベースや、作業手順をまとめたエージェントスキルが用意されています。

私の感触では、特にナレッジベースの存在が大きいのではないかと思っています。

エラーが出たときに、関連する情報を探し、対応方法を調べ、それを設計に反映する。こうした作業が、AIの側でつながって進むようになりました。

調査や修正に時間がかかることもあります。それでも、私が毎回ログをコピーして貼り付ける必要がなくなったのは、かなり助かります。

コードを作る速さに加えて、修正を繰り返す作業も進めやすくなりました。

実機のデバッグまで任せられるようになった

さらに、ハードウェア側に少し工夫は必要ですが、実機を使ったデバッグも任せられるようになりました。

生成した設計を実機で確認し、問題があれば調べて直す。そこまで含めて進められるので、私が途中で細かく操作する場面も減っています。

私のZynq環境では、プロンプトで指示してから20〜40分ほど待つと、指示した範囲のエラーを解消し、実装や確認まで進んでいることがあります。

待ち時間としては、それなりに長いです。ただ、その間ずっと自分がツールを操作している必要はありません。

以前は、エラーが出るたびに自分の手が必要でした。今は、AIが調査と修正を続けてくれる。この違いは大きいですね。

LatticeやAlteraも、同じ方向へ進んでいる

この動きは、AMDだけではありません。

Latticeは、2026年9月16日に「Lattice Prompt」を発表しています。自然言語で指示し、MCPを通じてRadiantを動かす仕組みで、シミュレーションから合成、配置配線、タイミング解析、ビットストリーム生成までを支援するとしています。

また、Alteraも10月21日に「QuartusIQ」を発表しました。Quartus Prime Proと連携するAIアシスタントで、設計やデバッグ、検証などを支援するものです。提供は10月28日予定のQuartus Prime Pro v26.3からとされています。

私は、LatticeやAlteraの仕組みはまだ試していません。今回書いている実体験は、AMD環境でのものです。

それでも、各社が同じ方向へ動いているのを見ると、FPGA開発の進め方そのものが変わり始めていると感じます。

ツールを操作する時間が減ってきた

8月までは、AIにコードを書いてもらい、自分でツールへ貼り付けていました。

今は、ツールを実行し、エラーを調べ、修正して再実行するところまで、AIに任せられるようになってきています。環境を整えれば、実機デバッグにもつながります。

この秋に感じている変化は、コード生成の性能が上がったことだけではありません。設計からデバッグまでの作業が、つながって動くようになったことです。

自分でツールの画面を操作し続ける時間が減り、作りたいものや次に確認したいことを、言葉で指示して進める。

FPGA開発の入口が、本当に変わってきたなと感じています。

English Summary

Until August, I mainly used generative AI to write RTL and simulation test vectors, then copied the results into my FPGA tools. This was already much faster, but I still had to transfer error messages and revised code manually.

After introducing AMD Ross into my workflow in early October, that process changed. AI could access the tools and technical resources, investigate errors, modify the design, and run it again. With some preparation on the hardware side, it also became possible to delegate debugging on actual boards.

In some tasks on my Zynq setup, this process has taken around 20–40 minutes after an instruction.

Lattice Prompt and Altera’s newly announced QuartusIQ also point toward broader adoption of AI-assisted FPGA workflows. My own experience so far is with AMD, where the biggest change has been connecting code generation, tool execution, and debugging into one continuous process.