短納期で基板を作る方法 ― パターン設計編

English Summary

How to Shorten PCB Development Time Through Layout Design

PCB manufacturing cost and lead time are strongly affected by how the board is designed.

For rapid and cost-effective development, it is often better to stay within the PCB manufacturer’s standard production capabilities rather than relying on advanced technologies such as very fine traces, microvias, blind vias, or buried vias.

One practical approach is to reduce the number of PCB layers as much as possible while still meeting the required performance. Fewer layers can lower manufacturing cost and also make the PCB layout easier to understand and manage.

Another important point is to reduce trace crossings.

When many signals cross each other, additional vias and layer changes are required. This increases routing length, consumes valuable routing space, raises layout density, and ultimately increases design time.

A simpler routing structure can therefore significantly shorten PCB layout work.

Avoid Special Vias When Possible

High-density boards may require advanced via structures such as microvias, blind vias, or buried vias.

These technologies are useful, but they usually increase manufacturing complexity and cost.

For rapid development, it is often preferable to design the circuit so that ordinary through-hole vias are sufficient.

The goal is not to achieve the highest possible board density, but to create a board that can be manufactured easily and reliably using standard processes.

FPGA Pin Flexibility Helps Simplify Routing

FPGA devices provide an important advantage for PCB layout.

Unlike many CPUs or dedicated ICs, FPGA I/O pins can often be reassigned within certain electrical and bank constraints.

For example, when connecting an FPGA to a connector, the FPGA pin assignments can be adjusted to match the connector pin order.

This can make the traces much straighter and reduce:

• Trace crossings
• Via count
• Routing density
• Required PCB layers
• Overall layout time

Optimize the Schematic and Layout Together

In a traditional design flow, the schematic is completed first and the PCB layout follows it.

With an FPGA, a more flexible approach is possible:

Create the schematic, place the components, check the routing, change FPGA pin assignments if necessary, and then update the schematic.

In other words, the schematic and PCB layout can be optimized together.

Although changing the schematic during layout may seem inefficient at first, it can actually save a large amount of time if it avoids complicated routing.

For rapid development, the important goal is not to keep the schematic unchanged.

The real goal is to minimize the total time required to complete a manufacturable PCB.

By reducing the layer count, minimizing crossings and special vias, and using FPGA pin flexibility effectively, it becomes possible to create simpler boards that are faster and less expensive to manufacture.

今回は、短納期でプリント基板を作るための「パターン設計」について書いてみます。

プリント基板は、設計方法によって製造価格や納期がかなり変わります。

高密度な基板を作ろうと思えば、層数を増やしたり、細い配線を使ったり、マイクロビアなどの特殊なビアを使ったりすることもできます。

もちろん、こうした技術を使えば小さな基板の中に多くの回路を入れることができます。

しかし、短期間で安く基板を作りたい場合は、できるだけ基板メーカーの標準的な製造条件の中で設計する方が有利です。

層数をできるだけ少なくする

基板の価格に大きく影響するものの一つが層数です。

4層、6層、8層と層数が増えていけば、一般的には製造価格も上がっていきます。

そのため、必要な性能を満たしながら、できるだけ少ない層数で配線できれば、基板を安く作ることができます。

また、層数が少ない方が設計そのものも分かりやすくなります。

短納期で基板を作る場合には、

「高密度に作れるか」

だけではなく、

「標準的な製造条件の中で、どこまで簡単に作れるか」

という考え方も重要になります。

配線のクロスを減らす

パターン設計で時間がかかる原因の一つが、信号線のクロスです。

部品のピン配置と接続先の位置が悪いと、配線同士が交差してしまいます。

当然、同じ層では交差できませんから、ビアを使って別の層へ移動しなければなりません。

クロスが増えると、

• ビアが増える
• 配線が長くなる
• 他の信号の通り道が減る
• 配線密度が上がる
• 設計時間が増える

という問題が出てきます。

逆に、クロスが少なければ、非常に素直に配線できます。

これはパターン設計を短期間で終わらせるためには、かなり大きなメリットです。

特殊なビアをできるだけ使わない

高密度基板では、マイクロビアやブラインドビア、ベリードビアなどを使用することがあります。

非常に便利なのですが、通常の貫通ビアと比べると製造条件が厳しくなり、価格も上がりやすくなります。

短納期・低コストを優先する場合には、できるだけ一般的な貫通ビアだけで配線できるようにした方が作りやすくなります。

つまり、

特殊な製造技術を使わなくても配線できる回路構成にしておく

ということです。

FPGAはパターン設計でも有利

ここでFPGAを使うメリットが出てきます。

FPGAのI/Oピンは、ある程度自由に機能を割り当てることができます。

一般的なCPUや専用ICでは、

「この機能はこのピン」

と決まっていることが多いのですが、FPGAでは回路に合わせてピン配置を変更できます。

この自由度をパターン設計に利用します。

例えば、コネクタとFPGAを接続する場合、FPGA側のピン配置をコネクタの並びに合わせて変更します。

そうすると、配線をほぼそのまま真っすぐFPGAへ持っていくことができます。

結果として、

• 配線のクロスを減らせる
• ビアを減らせる
• 配線密度を下げられる
• 少ない層数で配線できる可能性が高くなる
• パターン設計時間を短縮できる

というメリットが出てきます。

回路図をパターンに合わせて変更する

もちろん、良いことばかりではありません。

FPGAのピン配置を変更すると、回路図側も変更する必要があります。

通常は、

回路図を作る
↓
その回路図に従ってパターンを作る

という順番を考えます。

しかしFPGAの場合には、

回路図を作る
↓
部品を配置する
↓
配線しやすいようにFPGAのピンを変更する
↓
回路図へ反映する

という設計方法もできます。

つまり、回路図とパターンを行ったり来たりしながら設計します。

少し面倒に感じるかもしれませんが、実際には複雑なパターンを無理に引き回すより、FPGAのピンを変更した方が早い場合がかなりあります。

トータルの設計時間で考える

短納期開発では、

「回路図を一度決めたら変更しない」

ことよりも、

基板全体をどれだけ早く完成させられるか

を考えることが重要です。

特に高密度な基板では、回路図よりパターン設計の方が時間がかかることも珍しくありません。

そこで、回路図を少し変更することでパターン設計を大幅に簡単にできるのであれば、トータルではその方が早くなります。

FPGAというと、論理回路を書き換えられることが最大の特徴と思われがちです。

しかし、

基板のパターンに合わせてピン配置を変えられる

というのも、短納期基板開発では非常に大きなメリットです。

層数を減らし、クロスを減らし、特殊なビアをできるだけ使わない。

そしてFPGAのピン配置自由度を使って、できるだけ素直な基板を作る。

こうした設計方法も、基板を早く、安く作るための一つの方法だと思います。

弊社では短期間基板開発を支援します

FPGAインフォメーションのページはこちらからどうぞ

お問い合わせは、こちらからです。