小山忠昭の記事一覧 | 有限会社 FPGAインフォメーション

2026/08/31

5cm Zynq基板の作成　PS側インターフェースの配線

English Summary After completing the DDR3L rou・・・

2026/08/30

【番外編】AMDは「フィジカルAI」に本気だと感じた ― Embedded Computing Summitで見えた戦略

AMD Embedded Computing Summitに参加して、個々の製品や新機能ももちろん・・・

2026/08/29

生成AIでFPGA開発は誰でもできるようになるのか？

― FPGA技術者の仕事はどう変わるのかこれまで2回にわたって、Vivado AI Ass・・・

2026/08/29

Vivado AI Assistantの仕組みを考える

― MCP、Agent Skills、Knowledge Baseで「Vivadoが裏側に回る」・・・

2026/08/28

Vivado AI Assistantを実際に触ってみた

― VS Codeから自然言語でVivadoを操作する時代へ 8月27日、Vivado AI・・・

2026/08/27

Zynq 5cm基板−DDRのアドレス・コマンド配線は難しい ― バラバラのピン配置と長さ合わせ

前回は、DDRのデータ側について書きました。データ側については、Byte Lane内でピン・・・

2026/08/26

Zynq 5cm基板−DDRデータ線はピンスワップで配線を優先 ― 中間VIAなしまで追い込んだ

English Summary After defining the main ro・・・

2026/08/25

Zynq 5cm基板−DDR配線はまるで都市計画。先にVIAの場所を確保する

English Summary After moving several major・・・

2026/08/24

Zynq 5cm基板−小さいeMMCを選んだら配線できなかった ― BGAパッケージ選定の失敗

English Summary After completing the first・・・

2026/08/23

５ｃｍZynq基板製作記−6層基板にDDRをどう通すか、最初の配線

English Summary This article describes the・・・

2026/08/22

FPGA基板は抵抗とコンデンサであふれる

English Summary After placing the major co・・・

2026/08/21

Zynq 5cm基板のパターン設計、まず主要部品の配置から

English Summary This article starts the PC・・・

小山忠昭

5cm Zynq基板の作成　PS側インターフェースの配線

【番外編】AMDは「フィジカルAI」に本気だと感じた ― Embedded Computing Summitで見えた戦略

生成AIでFPGA開発は誰でもできるようになるのか？

Vivado AI Assistantの仕組みを考える

Vivado AI Assistantを実際に触ってみた

Zynq 5cm基板−DDRのアドレス・コマンド配線は難しい ― バラバラのピン配置と長さ合わせ

Zynq 5cm基板−DDRデータ線はピンスワップで配線を優先 ― 中間VIAなしまで追い込んだ

Zynq 5cm基板−DDR配線はまるで都市計画。先にVIAの場所を確保する

Zynq 5cm基板−小さいeMMCを選んだら配線できなかった ― BGAパッケージ選定の失敗

５ｃｍZynq基板製作記−6層基板にDDRをどう通すか、最初の配線

FPGA基板は抵抗とコンデンサであふれる

Zynq 5cm基板のパターン設計、まず主要部品の配置から

新着記事

この秋、FPGA開発の進め方が変わった――作る時間が短くなって見えてきた、決める時間

この秋、FPGA開発の進め方が変わった――FPGAの設計と自動デバッグ

この秋、FPGA開発の進め方が変わった――回路図CADと基板レイアウトの進め方

この秋、FPGA開発の進め方が変わった――ドキュメントはどこから？

この秋、FPGA開発の進め方が変わった――AIと開発する現場から・第1回

小山 忠昭

5cm Zynq基板の作成 PS側インターフェースの配線

【番外編】AMDは「フィジカルAI」に本気だと感じた ― Embedded Computing Summitで見えた戦略

生成AIでFPGA開発は誰でもできるようになるのか？

Vivado AI Assistantの仕組みを考える

Vivado AI Assistantを実際に触ってみた

Zynq 5cm基板−DDRのアドレス・コマンド配線は難しい ― バラバラのピン配置と長さ合わせ

Zynq 5cm基板−DDRデータ線はピンスワップで配線を優先 ― 中間VIAなしまで追い込んだ

Zynq 5cm基板−DDR配線はまるで都市計画。先にVIAの場所を確保する

Zynq 5cm基板−小さいeMMCを選んだら配線できなかった ― BGAパッケージ選定の失敗

５ｃｍZynq基板製作記−6層基板にDDRをどう通すか、最初の配線

FPGA基板は抵抗とコンデンサであふれる

Zynq 5cm基板のパターン設計、まず主要部品の配置から

この秋、FPGA開発の進め方が変わった――作る時間が短くなって見えてきた、決める時間

この秋、FPGA開発の進め方が変わった――FPGAの設計と自動デバッグ

この秋、FPGA開発の進め方が変わった――回路図CADと基板レイアウトの進め方

この秋、FPGA開発の進め方が変わった――ドキュメントはどこから？

この秋、FPGA開発の進め方が変わった――AIと開発する現場から・第1回

小山忠昭

5cm Zynq基板の作成　PS側インターフェースの配線